- 描述和解释VHDL语法和语义
- 使用VHDL创建可综合的设计
- 使用Xilinx FPGA开发板获得实践经验
- 在VHDL中设计简单实用的测试台
- 使用Xilinx Vivado工具集
- 设计和开发VHDL模型
教您使用VHDL设计和仿真FPGA,ASIC和VLSI数字系统的数字系统分析和综合。参加者可以使用Xilinx FPGA开发板和仿真软件来学习VHDL的基本概念和实用设计技术,从而获得动手经验。逻辑综合的VHDL方法论和设计流程解决了与组件建模,VHDL中的数据流描述以及硬件行为描述有关的设计问题。重点放在理解硬件描述语言,用于逻辑综合的VHDL设计技术,设计标准和VHDL应用程序上。
在本课程结束时,参与者将能够完成以下任务:
- 描述和解释VHDL语法和语义
- 使用VHDL创建可综合的设计
- 使用Digilent Zybo Z7:Zynq-7000 ARM / FPGA SoC开发板获得实践经验
- 使用Xilinx Vivado工具集
- 在VHDL中设计简单实用的测试平台
- 设计和开发VHDL模型
先决条件:
即使您现在已经熟悉VHDL,但是您已经:
- 从未使用过'event'以外的属性?
- 从未使用过变量?
- 总是使用单个并发语句就足够的过程吗?
- 除了(也许)在测试平台中,从未使用过断言或报告语句?
- 从未使用过无约束的向量或数组吗?
- 从未在实体内部使用过被动过程吗?
- 从未在可合成代码中使用real或math_real库包吗?
- 始终为每个信号分配使用单个过程?
那么这门课程肯定也会为您提供一些帮助。您将学习有限状态机设计,两步设计方法论,测试台设计,组合逻辑和顺序逻辑以及可重用的可扩展可综合设计。
总目录(5h)
- 基础知识
- 数据类型和运算
- 并发语句
- 顺讯语句
- 过程
- 子程序
- 包
- 综合设计
- 进阶主题
- 附加库